软件研发工程师（逻辑综合）

任职要求：

1、计算机或电子工程硕士及以上学历，特别优秀的，本科学历也可以考虑；

2、熟练掌握C/C++，能够使用Tcl/Perl/Python或其他脚本语言；

3、了解ASIC前端Logic
Synthesis设计流程和数字电路的优化算法；

4、了解各类数据结构和算法，包括排序、动态规划、查找树、哈希、图等；

5、有Verilog/VHDL语言或Physical
Synthesis背景者优先；

6、能够读写英语文档。



岗位职责：

负责相关工具和算法的研发、优化和测试。工作内容将涉及RTL编译(RTL compilation)、逻辑优化(logic
optimization)、工艺映射(technology mapping)、物理驱动综合(physical driven synthesis)和芯片描述数据库(design database)中的一个或多个领域。



















软件研发工程师（RTL编译）

任职要求：

1、计算机或电子工程硕士及以上学历，特别优秀的，本科学历也可以考虑；

2、熟练掌握C/C++，能够使用Tcl/Perl/Python或其他脚本语言；

3、熟悉编译器的原理和架构，有开发编译器商业软件的工作经验；
4、熟悉语法语义分析，中间代码优化，数据流控制流分析，目标代码生成；

5、熟悉各类数据结构和算法，包括排序、动态规划、查找树、哈希、图等；

6、熟悉Verilog, SystemVerilog, VHDL之中的至少一种芯片设计语言；
7、有数字芯片设计和逻辑综合背景者优先；
8、能够读写英语文档。



岗位职责：

负责相关工具和算法的研发、优化和测试。工作内容将涉及RTL编译(RTL compilation)、逻辑综合优化(logic synthesis and optimization)和芯片描述数据库(design database)中的一个或多个领域。













软件研发工程师（可测试设计DFT工具）

任职要求：

1、计算机或电子工程硕士及以上学历，特别优秀的，本科学历也可以考虑；

2、熟练掌握C/C++，能够使用Tcl/Perl/Python或其他脚本语言；

3、熟悉测试模型（Fault）及仿真（ATPG）的原理，算法和实现；
4、熟悉扫描链（scan chain）的生成，链接和压缩；

5、熟悉各类数据结构和算法，包括排序、动态规划、查找树、哈希、图等；

6、熟悉Verilog芯片设计语言；
7、有数字芯片可测试设计和逻辑综合背景者优先；
8、能够读写英语文档。



岗位职责：

负责相关工具和算法的研发、优化和测试。工作内容将涉及可测试性设计 (DFT)、逻辑综合优化(logic synthesis and optimization)和芯片描述数据库(design database)中的一个或多个领域。








软件研发工程师（低功耗逻辑综合， UPF Synthesis）

任职要求：

1、计算机或电子工程硕士及以上学历，特别优秀的，本科学历也可以考虑；

2、熟练掌握C/C++，能够使用Tcl/Perl/Python或其他脚本语言；

3、熟练掌握基于UPF的低功耗设计方法，实现和验证；
4、熟悉数字芯片设计和逻辑综合；

5、熟悉各类数据结构和算法，包括排序、动态规划、查找树、哈希、图等；

6、熟悉Verilog芯片设计语言；
7、能够读写英语文档。



岗位职责：

负责相关工具和算法的研发、优化和测试。工作内容将涉及低功耗综合设计(UPF Synthesis)、逻辑综合优化(logic synthesis and optimization)和芯片描述数据库(design database)中的一个或多个领域。









数字模块研发工程师（逻辑综合IP）

任职要求：

1、计算机或电子工程硕士及以上学历，特别优秀的，本科学历也可以考虑；

2、熟练掌握高性能加法器，乘法器等数字电路的设计，实现和验证；

3、熟练掌握C/C++，能够使用Tcl/Perl/Python或其他脚本语言；

4、熟悉Verilog, SystemVerilog芯片设计语言；
5、有数字芯片设计和逻辑综合背景者优先；
6、能够读写英语文档。



岗位职责：

负责相关数字模块，生成工具和算法的研发、优化和测试。工作内容将涉及数字模块生成、逻辑综合优化(logic synthesis and optimization)和芯片描述数据库(design database)中的一个或多个领域。










芯片设计工程师（逻辑综合工具软件测试）

任职要求：

1、计算机或电子工程硕士及以上学历，特别优秀的，本科学历也可以考虑；

2、熟练掌握数字芯片的设计，实现和验证，熟悉使用Tcl/Perl/Python或其他脚本语言；

3、熟悉Verilog, SystemVerilog, VHDL之中的至少一种芯片设计语言；
4、熟悉时序约束SDC和低功耗设计UPF；

5、熟悉数字电路的性能（PPA）分析和错误排查；

6、有CAD工作背景者优先；
7、能够读写英语文档。



岗位职责：