应聘岗位：

华为 逻辑（FPGA）

面试前准备：

数字电路基础部分、FPGA常见面试问题（同步、异步、亚稳态、跨时钟域、FPGA内部逻辑、时序约束等等常见问题）、熟悉个人向项目（一定得非常细致的复习！），我是提前一个月就开始准备。(本人双非渣硕)

笔试（八月底）：

华为笔试主要考察一些数电基础知识，Verilog基础知识，FPGA中常见的基础知识，少量C语言与模电题，整体题目难度不大，比较容易通过。

一面（专业面试）（九月3日）：

一面时间较长，主要问了学习成绩、成绩为什么没有更好（因为被自己蠢死了，填了前百分之50，实际前30%左右，但是填简历是没有这个范围选择，面试的时候答的也不是特别好），然后针对SDRAM控制器这个项目问了非常多的问题主要有：SDRAM为什么要刷新？数据位宽？最大工作频率？画系统框图？描述仲裁优先级？读写最小间隔时间TRC是多少？怎么实现写？读写效能是多少（这个没有答出来，没有测过）？还有很多记不太清了，反正问的非常细，比较关键的问题都问到了。然后基础问题：用D触发器画一个二分频？用Verilog写一个带异步复位？同步清零的17进制计数器？FPGA的内部结构？使用的芯片与平台？块RAM的容量？是一整个吗？还有一些记不太清了，最后问我有什么想要问他的？面试完以后面试官说我过了，然后准备下一面。（一面总体问题难度不大，问的比较基础，但是问的非常细致，主要根据项目问，只问了SDRAM控制器这一个项目，从头问到尾，之前准备比较充分，问题基本都答上来，只有读写效能这个方面自己确实没有去测过）

二面（专业面试）（九月3日）：

原以为二面会比较难一些，一上来先做自我介绍，然后问项目中遇到最大的问题是什么，怎么解决的？然后又开始问了一些SDRAM的问题，面试管感觉没啥问的了，就让我写一个上升沿检测的代码，每来10个上升沿产生一次标志位输出，写完上传以后，就被告知二面结束，准备三面。

三面（业务主管面）（九月3日）：

业务主管面，一上来面试官很严肃，让做一个自我介绍，然后又开始问SDRAM的问题，并且问题难度有所上升，又被问了读写效能的问题（这里注意，如果前面有问题没答上来，最好面试结束后去了解一下，以免被再次问到）我自然是没答上来，SDRAM设计难点主要在什么地方？刷新请求到来时，读数据处于突发模式时，数据未突发完，此时来了刷新请求，如果等待一次突发完成以后可能导致刷新请求不能得到及时的响应，这时该怎么办（一次突发如果中途被打断，会导致后面需要读写的数据丢失，所以一般等待突发结束在跳出当前状态）？然后又问了FPGA的内部组成？LE中查找表的实现原理？分布式RAM与块RAM有什么区别？查找表与触发器是怎么构成分布式RAM的？全局时钟域与局部时钟的区别？IOB的主要组成部分？建立时间不满足与保持时间不满足是由什么原因产生的，怎么解决，具体怎么做？然后面试官开始聊家常，你对华为了解多少（我正准备把华为的发家史给背一背，刚说一会然后面试官就笑了，说别别别，你说你自己的感受就行，这场面真是太有意思了）？你家住哪？报的哪的岗位？都说华为加班太严重，风评不大好什么的，问我怎么看？问我有什么爱好(我说喜欢跑步，然后问10公里成绩，半马成绩，然后面试官也喜欢跑步，跑过半马，然后被我的配速震惊了)？然后差不多三面就结束了，最后问我有什么想要问他的吗？我问了一些大概什么时候能够出结果，以及进入公司以后会有培训吗？面试官给我详细的说了一下培训的一些情况，说可以学到很多东西。然后三面就结束了，过了一会儿就收到三面通过的短信。

个人感受：

总得来说华为逻辑岗位面试问题大部分难度都不大，项目问的非常细致，专业问题都是常规的一些面试问题，对于FPGA内部资源，内部构成等一些相关知识问的非常多，比较注重基础。三轮面试整体感觉还不错，可能第三面有个别问题答不是那么全面，有被问到成绩，以及本科学校，自己的本科学校不太好，研究生成绩填写也出了点问题，只有前25%之后就是前50%的选项，我也很难受呀！实际成绩在前30%左右但是没得这个选，第一面和面试官说清楚了，第三面时面试又问了是不是前50%，自己懵逼了没有解释一下自己的实际排名情况。感觉这可能会是自己被卡的主要原因。

期间10月9日安慰电话、11月安慰电话

11月4日OD

12月3日加面

12月4日接到华为意向书与录用协议！！！成功拿到华为offer，薪资也非常满意比预期高2k，这么久的等待也值了！！！