1 使用库文件
如果模块中存在对于某个库文件中的某个module的实例化，那么可以通过在编译命令中使用”-v”的方式指定要搜索的库文件。其格式如下：
compile_order -v library_file.v
其中compile_order为仿真器的编译命令，library_file.v为库文件，其中可以包含多个模块，编译时只编译用到的模块。
2 使用库路径
如果在编译的时候，不知道文件夹中到底哪个库文件包含需要的模块，那么这是可以使用”-y”的方式，指定要搜索的文件夹，但是这是需要注意，使用”-y”的同时需要配合使用”+libext+”用于指定要在搜索文件夹中哪些后缀类型的文件中进行搜索。其格式如下：
compile_order -y ./path_name +libext+.v
其中compile_order为仿真器的编译命令，./path_name用于指定要搜索的文件夹的路径（路径名包含要搜索的文件夹名）， +libext+.v用于指定要在被搜索文件夹中搜索的文件的后缀，如果要搜索多个后缀可以继续追加”+libext+.v+后缀名”，如果没有后缀可以使用两个”++”连续写即可。
【示例】
通过编译后仿真器分析的电路层次结构我们可以可以看到，只有在top_tb中被调用的模块出现在了设计层次中，没有被调用的并没有出现，即只有被调用的模块被编译到了设计中。同时我们注意到，因为t1xor中例化了t0xor，编译时会自动识别库中本身的层次调用关系，将相关的库文件自动搜索编译，但是需要注意的是这时t1xor和t0xor必须都位于相同的文件夹中。
【总结】
u 使用库文件
在命令行中使用选项：-v file_name
u 使用库目录在命令行中使用选项 -y directory_name在命令行中使用选项 +libext+file_extension
u ”-y”和”-v”在Verilog和SystemVerilog的LRM中并没有出现，但是他们不是某家EDA大厂所特有的，所有的EDA大厂生产的仿真器都支持；
u ”-y”和”-v”仅适用于Verilog和SystemVerilog的代码；
u 使用”-y”和”-v”指定库文件和库路径时，只编译那些设计中用到的模块。如果没有使用”-v”，那么库文件中所有的模块都将会被编译；
全部评论
(1) 回帖